/** @file gb/hardware.h Defines that let the GB's hardware registers be accessed from C. See the Pan doc for what to set them to. */ #ifndef _HARDWARE_H #define _HARDWARE_H #include #if USE_SFR_FOR_REG #error SFR is unteseted and disabled in 2.96 #define __REG extern volatile sfr UINT8 __REG P1_REG ; /* Joystick: 1.1.P15.P14.P13.P12.P11.P10 */ __REG SB_REG ; /* Serial IO data buffer */ __REG SC_REG ; /* Serial IO control register */ __REG DIV_REG ; /* Divider register */ __REG TIMA_REG ; /* Timer counter */ __REG TMA_REG ; /* Timer modulo */ __REG TAC_REG ; /* Timer control */ __REG IF_REG ; /* Interrupt flags: 0.0.0.JOY.SIO.TIM.LCD.VBL */ __REG NR10_REG ; /* Sound register */ __REG NR11_REG ; /* Sound register */ __REG NR12_REG ; /* Sound register */ __REG NR13_REG ; /* Sound register */ __REG NR14_REG ; /* Sound register */ __REG NR21_REG ; /* Sound register */ __REG NR22_REG ; /* Sound register */ __REG NR23_REG ; /* Sound register */ __REG NR24_REG ; /* Sound register */ __REG NR30_REG ; /* Sound register */ __REG NR31_REG ; /* Sound register */ __REG NR32_REG ; /* Sound register */ __REG NR33_REG ; /* Sound register */ __REG NR34_REG ; /* Sound register */ __REG NR41_REG ; /* Sound register */ __REG NR42_REG ; /* Sound register */ __REG NR43_REG ; /* Sound register */ __REG NR44_REG ; /* Sound register */ __REG NR50_REG ; /* Sound register */ __REG NR51_REG ; /* Sound register */ __REG NR52_REG ; /* Sound register */ __REG LCDC_REG ; /* LCD control */ __REG STAT_REG ; /* LCD status */ __REG SCY_REG ; /* Scroll Y */ __REG SCX_REG ; /* Scroll X */ __REG LY_REG ; /* LCDC Y-coordinate */ __REG LYC_REG ; /* LY compare */ __REG DMA_REG ; /* DMA transfer */ __REG BGP_REG ; /* BG palette data */ __REG OBP0_REG ; /* OBJ palette 0 data */ __REG OBP1_REG ; /* OBJ palette 1 data */ __REG WY_REG ; /* Window Y coordinate */ __REG WX_REG ; /* Window X coordinate */ __REG KEY1_REG ; /* CPU speed */ __REG VBK_REG ; /* VRAM bank */ __REG HDMA1_REG ; /* DMA control 1 */ __REG HDMA2_REG ; /* DMA control 2 */ __REG HDMA3_REG ; /* DMA control 3 */ __REG HDMA4_REG ; /* DMA control 4 */ __REG HDMA5_REG ; /* DMA control 5 */ __REG RP_REG ; /* IR port */ __REG BCPS_REG ; /* BG color palette specification */ __REG BCPD_REG ; /* BG color palette data */ __REG OCPS_REG ; /* OBJ color palette specification */ __REG OCPD_REG ; /* OBJ color palette data */ __REG SVBK_REG ; /* WRAM bank */ __REG IE_REG ; /* Interrupt enable */ #else #define __REG volatile UINT8 * #define P1_REG (*(__REG)0xFF00) /* Joystick: 1.1.P15.P14.P13.P12.P11.P10 */ #define SB_REG (*(__REG)0xFF01) /* Serial IO data buffer */ #define SC_REG (*(__REG)0xFF02) /* Serial IO control register */ #define DIV_REG (*(__REG)0xFF04) /* Divider register */ #define TIMA_REG (*(__REG)0xFF05) /* Timer counter */ #define TMA_REG (*(__REG)0xFF06) /* Timer modulo */ #define TAC_REG (*(__REG)0xFF07) /* Timer control */ #define IF_REG (*(__REG)0xFF0F) /* Interrupt flags: 0.0.0.JOY.SIO.TIM.LCD.VBL */ #define NR10_REG (*(__REG)0xFF10) /* Sound register */ #define NR11_REG (*(__REG)0xFF11) /* Sound register */ #define NR12_REG (*(__REG)0xFF12) /* Sound register */ #define NR13_REG (*(__REG)0xFF13) /* Sound register */ #define NR14_REG (*(__REG)0xFF14) /* Sound register */ #define NR21_REG (*(__REG)0xFF16) /* Sound register */ #define NR22_REG (*(__REG)0xFF17) /* Sound register */ #define NR23_REG (*(__REG)0xFF18) /* Sound register */ #define NR24_REG (*(__REG)0xFF19) /* Sound register */ #define NR30_REG (*(__REG)0xFF1A) /* Sound register */ #define NR31_REG (*(__REG)0xFF1B) /* Sound register */ #define NR32_REG (*(__REG)0xFF1C) /* Sound register */ #define NR33_REG (*(__REG)0xFF1D) /* Sound register */ #define NR34_REG (*(__REG)0xFF1E) /* Sound register */ #define NR41_REG (*(__REG)0xFF20) /* Sound register */ #define NR42_REG (*(__REG)0xFF21) /* Sound register */ #define NR43_REG (*(__REG)0xFF22) /* Sound register */ #define NR44_REG (*(__REG)0xFF23) /* Sound register */ #define NR50_REG (*(__REG)0xFF24) /* Sound register */ #define NR51_REG (*(__REG)0xFF25) /* Sound register */ #define NR52_REG (*(__REG)0xFF26) /* Sound register */ #define LCDC_REG (*(__REG)0xFF40) /* LCD control */ #define STAT_REG (*(__REG)0xFF41) /* LCD status */ #define SCY_REG (*(__REG)0xFF42) /* Scroll Y */ #define SCX_REG (*(__REG)0xFF43) /* Scroll X */ #define LY_REG (*(__REG)0xFF44) /* LCDC Y-coordinate */ #define LYC_REG (*(__REG)0xFF45) /* LY compare */ #define DMA_REG (*(__REG)0xFF46) /* DMA transfer */ #define BGP_REG (*(__REG)0xFF47) /* BG palette data */ #define OBP0_REG (*(__REG)0xFF48) /* OBJ palette 0 data */ #define OBP1_REG (*(__REG)0xFF49) /* OBJ palette 1 data */ #define WY_REG (*(__REG)0xFF4A) /* Window Y coordinate */ #define WX_REG (*(__REG)0xFF4B) /* Window X coordinate */ #define KEY1_REG (*(__REG)0xFF4D) /* CPU speed */ #define VBK_REG (*(__REG)0xFF4F) /* VRAM bank */ #define HDMA1_REG (*(__REG)0xFF51) /* DMA control 1 */ #define HDMA2_REG (*(__REG)0xFF52) /* DMA control 2 */ #define HDMA3_REG (*(__REG)0xFF53) /* DMA control 3 */ #define HDMA4_REG (*(__REG)0xFF54) /* DMA control 4 */ #define HDMA5_REG (*(__REG)0xFF55) /* DMA control 5 */ #define RP_REG (*(__REG)0xFF56) /* IR port */ #define BCPS_REG (*(__REG)0xFF68) /* BG color palette specification */ #define BCPD_REG (*(__REG)0xFF69) /* BG color palette data */ #define OCPS_REG (*(__REG)0xFF6A) /* OBJ color palette specification */ #define OCPD_REG (*(__REG)0xFF6B) /* OBJ color palette data */ #define SVBK_REG (*(__REG)0xFF70) /* WRAM bank */ #define IE_REG (*(__REG)0xFFFF) /* Interrupt enable */ #endif #endif /* _HARDWARE_H */